DIFFERENTIAL INPUT CIRCUIT		
Patent Number:	JP11041080	
Publication date:	1000_02_12	

Inventor(s): TAKAHASHI YASUHIKO
Applicant(s): NIPPON STEEL CORP

Application Number: JP19970211348 19970722

Priority Number(s):

IPC Classification: H03K19/0175

EC Classification: Equivalents:

Abstract

PROBLEM TO BE SOLVED: To provide a differential input circuit with a transmission delay time constant at all times.

SOLUTION: An NMOS transistor(TR) N3 of the same conduction type as an NMOS TR N1 is connected to the TR N1 and a reference signal is fed to each gate of NMOS TRs N2, N3. Each gate width of the TRs N1, N3 is selected to be a width twice that of the TR N2. Thus, a current i1 at trailing is nearly equal to a leading current i2 and a leading waveform of the signal outputted to a differential output terminal 10 is nearly equal to a trailing waveform. Furthermore, current limit circuit 2 is provided to make the transmission delay time at the leading nearly equal to that at the trailing.

Data supplied from the esp@cenet database - I2

(19)日本国特許庁(JP)

(12) 公開特許公報 (A) (II) 特許出願公開番号

特開平11-41080

(43)公開日 平成11年(1999)2月12日

(51) Int. Cl. 6

識別記号

H 0 3 K 19/0175

FΙ

H03K 19/00 101 K

審査請求 未請求 請求項の数7 FD

(全7頁)

(21)出願番号

特願平9-211348

(22)出願日

平成9年(1997)7月22日

(71)出願人 000006655

新日本製鐵株式会社

東京都千代田区大手町2丁目6番3号

(72)発明者 高橋 保彦

東京都千代田区大手町2-6-3 新日本製

鐵株式会社内


(74)代理人 弁理士 國分 孝悦

(54) 【発明の名称】差動入力回路

(57)【要約】

【課題】 常に一定な伝達遅延時間を持つ差動入力回路 を提供する。

【解決手段】 NMOSトランジスタN1に直列にNM OSトランジスタN1と同一導電型のNMOSトランジ スタN3が接続され、参照信号がNMOSトランジスタ N2、N3の各ゲートに供給される。NMOSトランジ スタN1、N3の各ゲート幅は、NMOSトランジスタ N2のゲート幅の倍の長さに設定されている。したがっ て、立ち下がり時の電流 i 1 と、立ち上がり時の i 2 と がほぼ等しくなり、差動出力端子10に対して出力され る信号の立ち上がり波形と立ち下がり波形がほぼ等しく なる。また、電流制限回路2を設けることにより、立ち 上がりと立ち下がりの伝達遅延時間をほぼ等しくでき る。



2

【特許請求の範囲】

【請求項1】 入力信号が供給される第1のトランジスタと、参照信号が供給される第2のトランジスタと、前記第1及び第2のトランジスタと異なる導電型を有する1対のトランジスタとを備えるカレントミラー回路を有する差動入力回路であって、

1

前記第1のトランジスタに直列に前記第1のトランジスタと同一の導電型の電流制限用トランジスタを接続し、前記電流制限用トランジスタのゲートに前記参照信号を供給することを特徴とする差動入力回路。

【請求項2】 各トランジスタを等価回路に置き換えた場合に、

前記第1のトランジスタと前記電流制限用トランジスタの直列回路の等価抵抗の大きさと、前記第2のトランジスタの等価抵抗の大きさとがほぼ等しくなるようにトランジスタのプロファイルが決定されていることを特徴とする請求項1記載の差動入力回路。

【請求項3】 前記第1のトランジスタと前記電流制限 用トランジスタのゲート幅が前記第2のトランジスタの ゲート幅のほぼ2倍の大きさに設定されていることを特 20 徴とする請求項2記載の差動入力回路。

【請求項4】 前記カレントミラー回路の出力端に接続されその出力を入力とするロジックゲート回路と、前記カレントミラー回路と前記ロジックゲート回路との間に、前記出力をロジックゲートの論理しきい値付近の予め定められた振幅に制限するための振幅制限手段を設けたことを特徴とする請求項1~3の何れかに記載の差動入力回路。

【請求項5】 信号電圧と参照電圧を入力とし、それらの差動電圧を生成して出力するカレントミラー型の差動 30回路と、

前記差動回路の出力を入力とするロジックゲート回路と を備えた差動入力回路であって、

前記差動回路と前記ロジックゲート回路の間に、前記差動回路の出力を前記ロジックゲートの論理しきい値付近の予め定められた振幅に制限するための振幅制限手段を設けたことを特徴とする差動入力回路。

【請求項6】 前記振幅制限手段を構成するトランジスタの駆動能力は、前記ロジックゲート回路を構成するトランジスタの駆動能力に比べて充分小さな値に設定され 40 ていることを特徴とする請求項5記載の差動入力回路。

【請求項7】 前記振幅制限手段は、

第1の導電型を有する第3のトランジスタと第2の導電型を有する第4のトランジスタの直列回路と、

第2の導電型を有する第5のトランジスタ、第1の導電型を有する第6のトランジスタ、第2の導電型を有する第7のトランジスタ及び第1の導電型を有する第8のトランジスタの直列回路と、

前記第5のトランジスタ及び前記第8のトランジスタの ゲート端に前記第6のトランジスタと前記第7のトラン 50 ジスタの接続点の電位を供給する第1の接続手段と、 前記第5のトランジスタと前記第6のトランジスタの接 続点の電位を前記第3のトランジスタ及び前記第6のト ランジスタのゲート端に供給する第2の接続手段と、 前記第7のトランジスタと前記第8のトランジスタの接 続点の電位を前記第4のトランジスタ及び前記第7のト ランジスタのゲート端に供給する第3の接続手段とを備 え

前記第3のトランジスタと前記第4のトランジスタの接 10 続点を前記ロジックゲートの入力信号線に接続したこと を特徴とする請求項5記載の差動入力回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、差動入力回路に関し、集積回路の入出カインタフェース部等に用いて好適な差動入力回路に関するものである。

[0002]

【従来の技術】近年、コンピュータ等に使われるCPUの性能が飛躍的に向上し、100MHzを越える高周波数で動作するものが提供されている。そして、このような高速なCPUに十分な情報を供給するために、クロックの立ち上がりと立ち下がりの両方のエッジを使用した転送方式や、0.4V程度の比較的小さな振幅を使用したインターフェース(小振幅のインターフェース)が実用化されている。

【0003】そこで、例えば、小振幅のインターフェースを使用する場合、3V前後の動作電圧を必要とするICの内部動作の為に、外部より供給される小振幅の入力電圧を所定のレベルにまで増幅してやる必要があり、そのために差動入力回路が用いられる。

【0004】図3は従来の差動入力回路の一構成例を示す図である。

【0005】図3において、NMOSトランジスタN1及びN2は、それぞれが同じ特性を持つトランジスタであり、NMOSトランジスタN1のゲート端子に小振幅の入力電圧が入力され、NMOSトランジスタN2のゲート端子に参照電圧が入力される。また、NMOSトランジスタN1及びN2の各ソース端子は、接地されている

【0006】NMOSトランジスタN1及びN2の各ドレイン端子は、それぞれPMOSトランジスタP1及びP2の各ドレイン端子と接続され、PMOSトランジスタP1及びP2の各ソース端子には、電源電圧Vddが供給されている。また、NMOSトランジスタN2のドレイン端子は、PMOSトランジスタP1及びP2の各ゲート端子にも接続されている。

【0007】そして、差動回路の出力は、NMOSトランジスタN1のドレイン端子から得られるようになっている。

【0008】こうして得られた差動回路の出力電圧は、

インパータiV1により論理しきい値と比較され、内部 の論理回路で使用するのに適したデジタル信号となる。

【0009】上述のような差動入力回路は、一般的な差 動増幅回路を応用したものであり、差動回路の出力電圧 は、2つの入力電圧と参照電圧の差電圧が増幅されるこ とにより得られる。

【0010】尚、一般的な差動増幅回路では、NMOS トランジスタN1及びN2の各ソース端子がトランジス 夕や定電流源などを介して接地されるが、図3に示した 差動入力回路のように、2つの入力電圧と参照電圧のう 10 ち一方が固定されている場合は、直接接地した方が簡単 でかつ動作速度に関しても有利である。

【0011】上述したように、CPUの動作速度が高速 化され、それに伴いクロックの立ち上がりと立ち下がり の両方のエッジを使用した転送方式や、0.4 V程度の 非常に小さな振幅を使用したインターフェースが実用化 されてきた現状においては、より高速で、入力信号(入 力電圧)の立ち上がりと立ち下がりにおける伝達遅延時 間が等しく、さらに入力信号の振幅に伝達遅延時間が影 響されにくい回路が必要となってくる。

【0012】また、DLLやPLL等の技術を用いて差 動入力回路の伝達遅延時間を補償するような回路構成を とるなら、実際にデータが入力されている差動入力回路 と、補正用に内部で遅延時間を測定するのに使用してい るダミーの差動入力回路との伝達遅延時間が可能な限り 等しいことが要求される。特に、この場合には、実際に 外部から入力されている信号の振幅を知ることは困難で あるので、できるかぎり入力信号の振幅に伝達遅延時間 が影響されにくいことが必要である。

[0013]

【発明が解決しようとする課題】ところで、図3に示し たような従来の差動入力回路の場合、入力信号の立ち上 がりと立ち下がりでは、差動回路の出力の傾きが異なっ てしまう。これは、入力信号が参照電圧を越えて立ち上 がる時は、参照電圧より高いゲート電圧を加えられたN MOSトランジスN1により、差動回路の出力が急激に 下がっていくのに対して、入力信号が参照電圧を越えて 立ち下がる時には、参照電圧がゲートに加えられたNM OSトランジスタN2の電流がPMOSトランジスタP 1及びP2で構成されたカレントミラー回路を経て出力 40 がる場合の傾きを、立ち下がる場合の傾きと等しくして される為である。

【0014】ここで、差動動作である以上、必ず立ち上 がりの電流は、立ち下がりの電流より大きい。これによ る傾きの差は、NMOSトランジスタN1及びN2を、 直接ではなく定電流源を経由して接地することで、ある 程度緩和する事ができる。

【0015】しかしながら、立ち上がりと立ち下がりの 時間差を完全に補正するには、かなり小さな電流に制限 せざるを得ず、高速動作が難しいといった欠点が有っ た。

【0016】また、差動回路の出力の振幅の中心は、そ の出力が供給されるインパータiV1の論理しきい値と 全く関係が無く、振幅それ自体もインバータiV1の 「0」又は「1」の判定に必要な電圧振幅と全く無関係 に入力信号の振幅のみから決定されるので、信号が差動 回路に入力されてから、インバータiVlの論理しきい 値に達するまでの時間は、いろいろな要素に複雑に影響 してしまう。

【0017】そこで、本発明は、上記の欠点を除去する ために成されたもので、常に一定した伝達遅延時間を有 する差動入力回路を提供することを目的とする。また、 本発明は、出力信号の立ち上がりエッジと立ち下がりエ ッジの何れのタイミングでも、ほぼ一定した伝達遅延時 間を有する差動入力回路を提供することを目的とする。 また、本発明は、入力信号の大きさに関わらず、ほぼー 定した伝達遅延時間を有する差動入力回路を提供するこ とを目的とする。

[0018]

【課題を解決するための手段】上記目的を達成する為に 20 本発明に係る差動入力回路は、入力信号が供給される第 1のトランジスタと、参照信号が供給される第2のトラ ンジスタと、前記第1、第2のトランジスタと異なる導 電型を有する1対のトランジスタとを備えるカレントミ ラー回路を有する差動入力回路であって、第1のトラン ジスタに直列に第1のトランジスタと同一の導電型の電 流制限用トランジスタを接続し、電流制限用トランジス タのゲートにも参照信号を供給するように構成されてい る。

【0019】この場合、各トランジスタを等価回路に置 き換えた場合に、第1のトランジスタと電流制限用トラ ンジスタの直列回路の等価抵抗の大きさと、第2のトラ ンジスタの等価抵抗の大きさとがほぼ等しくなるよう に、トランジスタのプロファイルが決定されるのが望ま

【0020】このようなトランジスタのプロファイルを 得るには、例えば、第1のトランジスタと電流制限用ト ランジスタのゲート幅を、第2のトランジスタのゲート 幅の約倍の大きさに設定することにより達成される。こ の電流制限用トランジスタの働きで、入力信号が立ち上 いる。

【0021】また、本発明に係る差動入力回路は、差動 回路の出力とロジックゲート回路の間に、ロジックゲー ト回路の論理しきい値を中心とした振幅制限手段を設け ている。この振幅制限手段によって、差動回路の出力を 前記ロジックゲート回路の論理しきい値付近の予め定め られた振幅に制限する。この振幅制限手段を構成するト ランジスタの駆動能力は、比較的小さく設計される。 し たがって、差動回路と振幅制限手段の比で決まる大きさ 50 の振幅が、ロジックゲート回路に入力されることにな

5

る。

【0022】入力信号の振幅が小さいと差動回路の出力 の振幅は小さく、ロジックゲート回路の論理しきい値付 近で信号がスイングするので、小さい振幅の入力信号で も高速に論理しきい値を越えることができる。一方、入 力信号の振幅が大きい場合は、振幅制限手段の効きがあ まり良くないので、比較的大きなスイングをする。差動 回路自体の速度は、入力信号の振幅が大きいほど早い が、ロジックゲート回路の入力の振幅が大きくなるの で、論理しきい値に達するまでに時間がかかる。この時 10 間で、差動回路の速度が相殺され、入力信号の振幅に依 存しない伝達遅延時間を得ることが出来る。

【0023】すなわち、本発明に係る差動入力回路は、 入力信号が供給される第1のトランジスタと、参照信号 が供給される第2のトランジスタと、前記第1及び第2 のトランジスタと異なる導電型を有する1対のトランジ スタとを備えるカレントミラー回路を有する差動入力回 路であって、前記第1のトランジスタに直列に前記第1 のトランジスタと同一の導電型の電流制限用トランジス タを接続し、前記電流制限用トランジスタのゲートに前 20 記参照信号を供給することを特徴とする。

【0024】また、各トランジスタを等価回路に置き換 えた場合に、前記第1のトランジスタと前記電流制限用 トランジスタの直列回路の等価抵抗の大きさと、前記第 2のトランジスタの等価抵抗の大きさとがほば等しくな るようにトランジスタのプロファイルが決定されている ことを特徴とする。

【0025】また、前記第1のトランジスタと前記電流 制限用トランジスタのゲート幅が前記第2のトランジス タのゲート幅のほぼ2倍の大きさに設定されていること 30 を特徴とする。

【0026】また、前記カレントミラー回路の出力端に 接続されその出力を入力とするロジックゲート回路と、 前記カレントミラー回路と前記ロジックゲート回路との 間に、前記出力をロジックゲートの論理しきい値付近の 予め定められた振幅に制限するための振幅制限手段を設 けたことを特徴とする。

【0027】また、本発明に係る差動入力回路は、信号 電圧と参照電圧を入力とし、それらの差動電圧を生成し て出力するカレントミラー型の差動回路と、前記差動回 40 路の出力を入力とするロジックゲート回路とを備えた差 動入力回路であって、前記差動回路と前記ロジックゲー ト回路の間に、前記差動回路の出力を前記ロジックゲー トの論理しきい値付近の予め定められた振幅に制限する ための振幅制限手段を設けたことを特徴とする。

【0028】また、前記振幅制限手段を構成するトラン ジスタの駆動能力は、前記ロジックゲート回路を構成す るトランジスタの駆動能力に比べて充分小さな値に設定 されていることを特徴とする。

を有する第3のトランジスタと第2の導電型を有する第 4のトランジスタの直列回路と、第2の導電型を有する 第5のトランジスタ、第1の導電型を有する第6のトラ ンジスタ、第2の導電型を有する第7のトランジスタ及 び第1の導電型を有する第8のトランジスタの直列回路 と、前記第5のトランジスタ及び前記第8のトランジス タのゲート端に前記第6のトランジスタと前記第7のト ランジスタの接続点の電位を供給する第1の接続手段 と、前記第5のトランジスタと前記第6のトランジスタ の接続点の電位を前記第3のトランジスタ及び前記第6 のトランジスタのゲート端に供給する第2の接続手段 と、前記第7のトランジスタと前記第8のトランジスタ の接続点の電位を前記第4のトランジスタ及び前記第7 のトランジスタのゲート端に供給する第3の接続手段と を備え、前記第3のトランジスタと前記第4のトランジ スタの接続点を前記ロジックゲートの入力信号線に接続 したことを特徴とする。

[0030]

【発明の実施の形態】以下、本発明の実施の形態につい て図面を参照して説明する。

【0031】本発明に係る差動入力回路は、例えば、図 1に示すような差動入力回路に適用される。

【0032】この差動入力回路では、PMOSトランジ スタP1及びP2の各ゲート端子同士を接続し、各ドレ イン端子同士を電源電圧Vddに接続して、カレントミ ラー回路を形成している。また、PMOSトランジスタ P2のソース端子とPMOSトランジスタP1及びP2 の各ゲート端子同士の接続点を接続している。そして、 PMOSトランジスタP1のソース端子に接続された差 動出力端子10に差動回路1の出力が得られる。

【0033】PMOSトランジスタP1のソース端子に は、NMOSトランジスタN1のドレイン端子が接続さ れ、PMOSトランジスタP2のソース端子には、NM OSトランジスタN2のドレイン端子が接続されてい る。入力電圧(入力信号)はNMOSトランジスタN1 のゲート端子に供給され、参照電圧(参照信号)はNM OSトランジスタN2のゲート端子に供給される。

【0034】ここまでは図3の回路と同じ構成である が、本実施の形態における差動入力回路では、NMOS トランジスタN1に直列にNMOSトランジスタN1と 同一導電型のNMOSトランジスタN3が接続され、参 照信号がNMOSトランジスタN2のゲート端子に供給 される共に、NMOSトランジスタN3のゲート端子に も供給されるように構成されている。

【0035】ここで、NMOSトランジスタN1のゲー ト幅とNMOSトランジスタN3のゲート幅は、NMO SトランジスタN2のゲート幅の2倍の長さに設定され ている。したがって、NMOSトランジスタN1、NM OSトランジスタN3及びNMOSトランジスタN2を 【0029】また、前記振幅制限手段は、第1の導電型 50 等価抵抗(等価回路)で置き換えて見た場合に、MOS

トランジスタN1とNMOSトランジスタN3の直列回 路とNMOSトランジスタN2の等価抵抗はほぼ同じ大 きさになり、入力信号が参照信号よりも大きな場合に、 MOSトランジスタN1及びNMOSトランジスタN3 を介して差動出力端子10から引き抜かれる電流(図1 において矢印 i 1 で示す)と、入力信号が参照信号より も小さな場合に、NMOSトランジスタN2及びPMO SトランジスタP1及びP2の回路を介して差動出力端 子10に注入される電流(図1において矢印i2で示 す)とがほぼ等しくなり、差動出力端子10に対して出 10 力される信号の立ち上がり波形と立ち下がり波形がほぼ 等しくなる。

【0036】本実施の形態における差動入力回路では更 に、入力信号が大きな信号レベルを持つ場合に、信号の 立ち上がりと立ち下がりの伝達遅延時間が異なってくる 問題を解決するために、差動出力端子10と後段のイン パータiV1 (ロジックゲート) を結ぶ信号線 3 に振幅 を制限する振幅制限回路2を接続している。

【0037】この振幅制限回路2は、信号線3の基準電 位 (入力信号が参照信号と同じ時の電位) を後段のイン 20 バータiV1の論理しきい値近傍に維持するように設定 されている。

【0038】入力信号の振幅が小さいと差動回路1の出 力の振幅は小さく、振幅制限回路2によってインバータ i V 1 の論理しきい値付近で信号がスイングするので、 小さい振幅の入力信号でも高速にインバータ i V 1 の論 理しきい値を越えることができる。

【0039】一方、入力信号の振幅が大きい場合は、振 幅制限回路2の効きがあまり良くないので、比較的大き なスイングをする。差動回路1自体の応答速度は、入力 30 信号の振幅が大きいほど早い。すなわち、図2の点線で 示す信号波形のように、立ち上がり立ち下がりの角度が 急峻になる。

【0040】ここで、振幅制限回路2があまり強力に振 幅制限を行ってしまうと、例えば図2でV2で示す電圧 に振幅制限したとすると、立ち上がりの角度が急峻な 分、立ち下がりにおいても早く立ち下がり、小振幅の信 号(図2の実線で示す信号波形)の立ち下がりタイミン グよりも早く閾値V0を越えてしまい、入力信号の振幅 によって伝達遅延時間が異なると言う問題が発生する。 【0041】そこで、本実施の形態における差動入力回 路では、入力信号の振幅が大きい場合は、振幅制限回路 2があまり効きかないように設定している。したがっ て、入力信号の振幅が大きい場合は、インパータiV1 の入力の振幅が大きくなるので、立ち下がり時にインバ ータiV1の論理しきい値に達するまでに時間がかか**り** (図2の点線で示す信号波形)、小振幅の時にインパー 夕 i V 1 の論理しきい値に達するまでの時間 t 3 と同じ 伝搬遅延時間を得ることが出来る。すなわち、差動回路 1の速度が相殺され、入力信号の振幅に依存しない伝達 50 遅延時間を得ることが出来る。

【0042】上述の振幅制限回路2は、NMOSトラン ジスタN4及びPMOSトランジスタP3を相補的に接 続した第1の直列回路と、PMOSトランジスタP4、 NMOSトランジスタN5、PMOSトランジスタP5 及びNMOSトランジスタN6の第2の直列回路との2 つの直列回路を並列接続した回路で構成されている。

【0043】第2の直列回路は、中点20の電位がPM OSトランジスタP4及びNMOSトランジスタN6の 各ゲート端子に供給され、中点20の電位が電源電圧V ddを分圧してインバータiVlの論理しきい値近傍の 値になるように動作する。

【0044】第1の直列回路のNMOSトランジスタN 4及びPMOSトランジスタP3の各ゲート端子には、 第2の直列回路の中点20からそれぞれNMOSトラン ジスタN5及びPMOSトランジスタP5のしきい値電 圧だけずれた電圧が入力され、第1の直列回路の中点2 1 の電位がこのインバータ i V 1 の論理しきい値近傍の 値からずれた場合に、中点21の電位をインバータiV 1の論理しきい値近傍の値に戻すように働く。

【0045】NMOSトランジスタN5とNMOSトラ ンジスタN4の比を変えることで、振幅制限の効き具合 を変えられる。振幅の最大値は、PMOSトランジスタ P1とPMOSトランジスタP3の比によって決定さ れ、振幅の最小値は、NMOSトランジスタN1及びN MOSトランジスタN2とNMOSトランジスタN4の 比によって決定される。この比の設定は図2に示すよう に、小振幅時と大振幅時の伝搬遅延時間がほぼ同じにな るように設計的に決定される。

【0046】上述のように、本実施の形態における差動 入力回路では、信号入力用のNMOSトランジスタN1 と直列に電流制限用のNMOSトランジスタN3を設け ていることにより、入力信号の立ち上がり、立ち下がり の傾きを等しくでき、且つまた、差動回路1の出力とイ ンバータiV1の間にインバータiV1に論理しきい値 を中心とした振幅制限回路2を設けているため、インバ ータiV1の論理しきい値を中心とした差動回路1の出 力振幅が得られるので、入力信号の立ち上がりと立ち下 がりの伝達遅延時間を等しくできる。さらに、振幅制限 回路2を弱めに利かせることにより、差動回路1の入力 信号の振幅に依存した速度差を相殺できる。

【0047】尚、本発明は、IC回路で用いられるEI AJの規格SSTL-3等のインターフェース部分に用 いても好適なものである。

[0048]

40

【発明の効果】以上説明したように本発明によれば、常 に一定な伝達遅延時間を侍つ差動入力回路を得ることが できる。具体的には、出力信号の立ち上がりエッジと立 ち下がりエッジどちらのタイミングでもほぼ一定な伝達 遅延時間を持つ差動入力回路を得ることができる。ま

た、入力信号の大きさに関わらず、ほぼ一定な伝達遅延 時間を持つ差動入力回路を得ることが出来る。

【図面の簡単な説明】

【図1】本発明に係る差動入力回路を適用した差動入力 回路の回路図である。

【図2】上記差動入力回路の動作を説明するための図である。

【図3】従来の差動入力回路の回路図である。 【符号の説明】

10


1 差動回路

2 進歩区制限回路


P1~P5 PMOSトランジスタ N1~N6 NMOSトランジスタ

iV1 インパータ

【図1】



【図2】



【図3】

